适用于高速内容寻址和存内布尔逻辑计算的SRAM单元

发布者：技术转移办公室发布时间：2021-10-15浏览次数：10

技术主题：后摩尔器件与集成系统

发明名称：适用于高速内容寻址和存内布尔逻辑计算的SRAM单元

申请时间：2021-05-13

申请号：CN202110520255.0

摘要：本发明涉及一种适用于高速内容寻址和存内布尔逻辑计算的SRAM单元，由一个标准6T‑SRAM和两个额外的PMOS访问晶体管构成，两个PMOS访问晶体管P1、P2的读字线分别为RWLR和RWLL，在其控制下形成差分读取端口此SRAM单元适用于多行选通的操作，典型的应用是存内高速内容寻址和存内布尔逻辑计算。因PMOS的器件特性，本发明设计结构可以避免存内计算SRAM产生的读干扰，保证SRAM可以稳定且高速地执行存内CAM和存内布尔逻辑计算。此外，此基于SRAM的存内计算方案与商业CMOS技术兼容，并有机会利用现有的大量片上SRAM缓存。